【ARM Cache 系列文章 1.1 -- Cache size 读取详细介绍及代码实现】
请阅读【ARM Cache 及 MMU/MPU 系列文章专栏导读】
及【嵌入式开发学习必备专栏】
文章目录
- ARMv8/v9 CPU Cache Size
- Cache Size 的计算方法
- Cache Size 读取代码实现
ARMv8/v9 CPU Cache Size
ARM架构通过一系列的系统寄存器来提供CPU和系统的详细信息，包括缓存的大小和配置。在ARMv8和ARMv9架构中，这些信息通常可以通过读取如下寄存器来获取：
- CTR_EL0 (Cache Type Register): 提供L1缓存的线大小等信息。
- CLIDR_EL1 (Cache Level ID Register): 描述了存在哪些级别的缓存和每级缓存的类型。
- CSSELR_EL1 (Cache Size Selection Register): 用于选择想要查询的缓存级别和类型（数据缓存或指令缓存）。
- CCSIDR_EL1 (Current Cache Size ID Register): 根据CSSELR_EL1的选择，提供关于选定缓存的大小和组织的信息。
关于这几个寄存器的详细内容见文章：【ARM Cache 及 MMU 系列文章 6.1