vivado spi axiIP核控制 pynqz2
GP M口开启
GPIO 和EMIO都开启
PL端时钟给80MHz
生成block 打开RTL ANALYSIS 然后 上面Winow打开 IO PORT分配端口
T16 - AR_IO10 - AR10
H15 - AR_SCK - SCK
T12 - AR_MOSI -
W15 - AR_MISO - AR_MISO
https://zhuanlan.zhihu.com/p/607300859
上面的网站