3.1时钟系统介绍
UCS模块支持低功耗。它内部含有三个时钟信号，用户可以自行选择，找到性能和功耗的平衡点。UCS软件
配置后，只需要一两个晶振或者电阻，而不需要使用外部振荡器。
UCS模块最多含有5个时钟源：l XT1CLK：低频/高频振荡器，可以使用低频 32768HZ 晶振和外部振荡器或者通过外部输入源输入
4MHZ~32MHZ时钟。
l VLOCLK：内部低消耗，低频振荡器。典型值为 12KHZ。
l REFOCLK：内部低频振荡器，典型值为 32768HZ，作为 FLL基准源。
l DCOCLK：内部数字控制振荡器(DCO)可以通过 FLL来稳定。
l XT2CLK：可选择的高频振荡器，可以使用标准晶振，振荡器或者外部时钟源输入4MHZ~40MHZ。
UCS模块有三个时钟信号(/系统)可以使用：
l ACLK： 辅助时钟。 ACLK 来自于XT1CLK， REFOCLK， VLOCLK， DCOCLK， DCOCLKDIV，和XT2CLK
(如果可以用)。DCOCLKDIV为DCOCLK 在 FLL 模块中通过 1、2、4、8、19、32 分频后得到的频率。
ACLK 可由软件位作各个外围模块的时钟信号。ACLK 经 1、2、4、8、16、32 分频。ACLK/n是 ACLK
经1、2、4、8、16、32分频后作为外部电路使用。
l MCLK： 系统主时钟。 MCLK 可由软件选择为 XT1CLK， REFOCLK， VLOCLK， DCOCLK， DCOCLKDIV，
XT2CLK(如果可以用)。DCOCLKDIV 为 DCOCLK 在 FLL 模块中通过 1、2、4、8、19、32 分频后得
到的频率。MCLK 可以通过1、2、4、8、16、32分频。MCLK 作为 CPU和系统时钟。
l SMCLK：辅助系统主时钟。SMCLK 可由软件选择 XT1CLK，REFOCLK，VLOCLK，DCOCLK，
DCOCLKDIV，XT2CLK(如果可以用)。DCOCLKDIV为 DCOCLK 在 FLL模块中通过 1、2、4、8、19、
32分频后得到的频率。SMCLK 可以通过 1、2、4、8、16、32 分频。SMCLK 主要用于高速外围模块。
系统通过合适的配置可以作为外部器件的时钟输入源。UCS模块图如下图所示：
MSP430学习笔记之二：时钟模块
MSP430系列单片机基础时钟主要是由低频晶体振荡器,高频晶体振荡器，数字控制振荡器(DCO)，锁频环(FLL)及FLL+等模块构成。由于430系列单片机中的型号不同，而时钟模块也将有所不同。虽然不同型号的单片机的时基模块有所不同，但这些模块产生出来的结果是相同的.在MSP430F13、14中是有TX2振荡器的，而MSP430F11X,F11X1中是用LFXT1CLK来代替XT2CLK时钟信号的.在时钟模块中有3个(对于F13,F14)时钟信号源(或2个时钟信号源，对于F11X、F11X1):
1-LFXT1CLK: 低频/高频时钟源.由外接晶体振荡器,而无需外接两个振荡电容器.较常使用的晶体振荡器是32768HZ。
2-XT2CLK: 高频时钟源.由外接晶体振荡器。需要外接两个振荡电容器，较常用的晶体振荡器是8MHZ。
3-DCOCLK: 数字可控制的RC振荡器。
1-ACLK: 辅助时钟信号.由图所示,ACLK是从FLXT1CLK信号由1/2/4/8分频器分频后所得到的.由BCSCTL1寄存器设置DIVA相应为来决定分频因子.ACLK可用于提供CPU外围功能模块作时钟信号使用.
2-MCLK: 主时钟信号.由图所示,MCLK是由3个时钟源所提供的。他们分别是LFXT1CLK,XT2CLK(F13、F14，如果是F11,F11X1则由LFXT1CLK代替)，DCO时钟源信号提供.MCLK主要用于MCU和相关系统模块作时钟使用。同样可设置相关寄存器来决定分频因子及相关的设置。
3-SMCLK: 子系统时钟，SMCLK是由2个时钟源信号所提供.他们分别是XT2CLK(F13、F14)和DCO，如果是F11、F11X1则由LFXT1CLK代替TX2CLK。同样可设置相关寄存器来决定分频因子及相关的设置。
MSP430X1X1系列产品中,其中XT1时钟源引脚接法有如3种应用。F13、14的XT1相同。需要注意的是，LFXT1只有工作在高频模式下才需要外接电容。
对以引脚较少的MSPX1XX系列产品中有着不同时基模块,具体如下:
MSP430X11X1:LFXT1CLK , DCO
MSP430F12X: LFXT1CLK , DCO
MSP430F13X/14X/15X/16X:LFXT1CLK , DCO , XT2CLK
MSP430F4XX: LFXT1CLK , DCO , XT2CLK , FLL+
时钟发生器的原理说明：问题的提出：1、高频、以便能对系统硬件请求和事件作出快速响应 2、低频率，以便将电流消耗降制至最少 3、稳定的频率，以满足定时器的应用。 4、低Q值振荡器，以保证开始或停止操作没有延时MSP430采用了一个折衷的办法：就是用一个低频晶镇振，将其倍频在高频的工作频率上。一般采用这种技术的实用方法有两种，一个是说、锁相环、一个是锁频环，而锁相环采用模拟的控制容易引起“失锁”和易引起电容量的改变。而TI采用的是锁频环技术，它采用数字控制器DCO和频率积分来产生高频的运行时钟频率。
低功耗设置的技巧问题： 1、LPM4：在振荡器关闭模式期间，处理机的所有部件工作停止，此时电流消耗最小。此时只有在系统上电电路检测到低点电平或任一请求异步响应中断的外部中断事件时才会从新工作。因此在设计上应含有可能需要用到的外部中断才采用这种模式。否则发生不可预料的结果。 2、LPM3：在DC发生器关闭期间，只有晶振是活动的。但此时设置的基本时序条件的DC发生器的DC电流被关闭。由于此电路的高阻设计，使功耗被抑制。注：当从DC关闭到启动DC0要花一端时间(ns-us) 3、LPM2：在此期间，晶镇振和DC发生器是工作的，所以可实现快速启动。4、LPM1：在此振荡器已经工作，所以不存在启动时间延时问题。结合上述特点，在写程序时要综合考虑低功好耗特性，对外部事件的安排也很重要。你必须在功能实现上综合考虑才能达到你预期的效果。使用C语言可用如下的语句：_BIS_SR(LMP3_bits)和_BIC_SR(LPM3 bits) LPM3和LPM3_EXIT 它们的定义是一样的。这里说明在C语言环境中有些定义的函数是不可见的。但你可以从in430.h文件看到它们的定义。
DCOCTL DCO控制寄存器
DCO.2 DCO.1 DCO.0 MOD.4 MOD.3 MOD.2 MOD.1 MOD.0
DCO.0-DCO.4 定义8种频率之一，可以分段调节DCOCLK频率，相邻两种频率相差10%。而频率由注入直流发生器的电流定义。
MOD.0-MOD.4 定义在32个DCO周期中插入的Fdco+1周期个数，而在下的DCO周期中为Fdco周期，控制改换DCO和DCO+1选择的两种频率。如果DCO常数为7，表示已经选择最高频率，此时不能利用MOD.0-MOD.4进行频率调整。
BCSCTL1 基本时钟系统控制寄存器1
XT2OFF TXS DIVA.1 DIVA.0 XT5V Rsel.2 Resl.1 Resl.0
XT2OFF 控制XT2振荡器的开启与关闭。
TX2OFF=0，XT2振荡器开启。
TX2OFF=1，TX2振荡器关闭(默认为TX2关闭)
XTS 控制LFXT1 工作模式，选择需结合实际晶体振荡器连接情况。
XTS=0，LFXT1 工作在低频模式(默认)。
XTS=1，LFXT1 工作在高频模式(必须连接有高频相应的高频时钟源)。
DIVA.0 DIVA.1 控制ACLK分频。
0 不分频(默认)
1 2分频
2 4分频
3 8分频
XT5V 此位设置为0。
Resl1.0，Resl1.1，Resl1.2 三位控制某个内部电阻以决定标称频率。
Resl=0，选择最低的标称频率。
……..
Resl=7，选择最高的标称频率。
BCSCTL2 基本时钟系统控制寄存器2
SELM.1 SELM.0 DIVM.1 DIVM.0 SELS DIVS.1 DIVS.0 DCOR
SELM.1 SELM.0 选择MCLK时钟源
0 时钟源为DCOCLK(默认)
1 时钟源为DCOCLK
2 时钟源为LFXT1CLK(对于MSP430F11/12X)，时钟源为XT2CLK(对于MSP430F13/14/15/16X)；
3 时钟源为LFTXTICLK。
DIVM.1 DIVM.0 选择MCLK分频
0 1分频(默认)
1 2分频
2 4 分频
3 8 分频
SELS 选择SMCLK时钟源
0 时钟源为DCOCLK(默认)
1 时钟源为LFXT1CLK(对于MSP430F11/12X)，时钟源为XT2CLK(对于MSP430F13/14/15/16X)。
DIVS.1 DIVS.0 选择SMCLK分频。
0 1分频
1 2分频
2 4分频
4 8分频
DCOR 选择DCO电阻
0 内部电阻
1 外部电阻
PUC信号之后，DCOCLK被自动选择MCLK时钟信号，根据需要，MCLK的时钟源可以另外设置为LFXT1或者XT2。设置顺序如下：
[1] 复位OscOff
[2] 清除OFIFG
[3] 延时等待至少50us
[4] 再次检查OFIFG，如果仍然置位，则重复[3]、[4]步骤，直到OFIFG=0为止。
例子：
#include <msp430F2234.h>
void main (void)
{
unsigned int i;
P2DIR = 0x10; //设置P2.4输出
P2SEL = 0x10; //设置P2.4口为外围模块用作MCLK信号输出
BCSCTL1 &= ~XT2OFF; //使TX2有效,TX2上电时默认为关闭的.
do
{
IFG1 &= ~OFIFG; //清振荡器失效标志
for(i= 0xff; i>0; i--); //延时,待稳定.
}
while ((IFG1 & OFIFG)!=0); //若振荡器失效标志有效
BCSCTL2 |= SELM1; //使MCLK = XT2
for(;;);
}