《基于FPGA的数字信号处理》专栏的导航与说明
Part 1 定点数与浮点数
基于FPGA的数字信号处理（1）--什么是无符号数？什么是有符号数？
基于FPGA的数字信号处理（2）--什么是定点数？
基于FPGA的数字信号处理（3）--什么是浮点数？
基于FPGA的数字信号处理（4）--浮点数的定点化
基于FPGA的数字信号处理（5）--Signed的本质和作用
基于FPGA的数字信号处理（6）--如何确定Verilog表达式的符号
基于FPGA的数字信号处理（7）--如何确定Verilog表达式的位宽
基于FPGA的数字信号处理（8）--RTL运算的溢出与保护
基于FPGA的数字信号处理（9）--定点数据的两种溢出处理模式：饱和（Saturate）和绕回（Wrap）
基于FPGA的数字信号处理（10）--定点数的舍入模式（1）四舍五入round
基于FPGA的数字信号处理（11）--定点数的舍入模式（2）向最临近值取整nearest
基于FPGA的数字信号处理（12）--定点数的舍入模式（3）收敛取整convergent
基于FPGA的数字信号处理（13）--定点数的舍入模式（4）向下取整floor
基于FPGA的数字信号处理（14）--定点数的舍入模式（5）向上取整ceil
基于FPGA的数字信号处理（15）--定点数的舍入模式（6）向0取整fix
基于FPGA的数字信号处理（16）--定点数的舍入模式（7）6种舍入模式的总结
基于FPGA的数字信号处理（17）--定点运算的实现实例（饱和Saturate与四舍五入Round）
Part 2 加法运算
基于FPGA的数字信号处理（18）--半加器和全加器
基于FPGA的数字信号处理（19）--行波进位加法器
基于FPGA的数字信号处理（20）--半加器和全减器
基于FPGA的数字信号处理（21）--超前进位加法器