计算机组成原理 ------ 存储系统(1)
存储系统
- 半导体随机存储器
- 半导体存储芯片
- SRAM和DRAM存储器
- 主存储器与CPU的连接
- 主存容量的扩展
- 位扩展
- 字扩展
- DRAM的扩展
- 存储器与CPU的连接
半导体随机存储器
半导体存储芯片
基本结构，如下图🥰
- 存储矩阵：由大量相同的存储单元阵列构成。
- 译码驱动：将来自地址总线的地址信号翻译成对应存储单元的选通信号，该信号再读写电路的配合下完成对被选中单元的读/写操作。
- 读写电路：包括读出放大器和写入电路，用来完成读写操作。
- 读写控制线：决定芯片进行的是读还是写操作。
- 片选器：决定哪个存储芯片被选中。
- 地址线：为单向输入，其位数与存储字的个数有关。
- 数据线：双向的，数据线和地址线共同反映存储芯片容量的大小。如地址线10,数据线8，则芯片容量 = 2 10 ∗ 8 = 8 k 位 2^{10}* 8 = 8k位 210∗8=8k位
SRAM和DRAM存储器
- DRAM采用地址复用技术，地址线是原来的1/2，且地址信号分行、列两次传送。
- DRAM的刷新注意一下几点：
- 异步刷新虽然缩短了死时间，但死时间仍然存在。
- 刷新但是是行，故刷新操作时仅需要行地址。
- 刷新不需要选片，整个存储器中所有芯片同时被刷新。
主存储器与CPU的连接
主存容量的扩展
SRAM 芯片实例 --Intel 2114
通过上边的实例，我们在进行扩展的时候主要是看三组信号线：地址线、控制线、地址线。
位扩展
连接的信号线中，地址线和控制线公用，数据线进行分配。
例子：1K×4扩展成1K×16：位扩展、并联。
手写的话可以像下边一样：
字扩展
三组信号线中地址总线和数据总线公用，读写控制信号线公用，由地址总线的高位译码产生片选信号，让各个芯片分时工作。
例子：
字扩展：1K字—8K字，用上面位扩展得到的1K×16位单
元共8K/1K=8个，即总共用2114为8×4=32片。
手写的如下：我们将位扩展之后的器件视作为一个整体
DRAM的扩展
上边的例子都是SRAM的扩展，DRAM不同的是它没有片选信号，以及地址线复用的特性。因此需要进行些许改变。
例子：用16K×8位的DRAM芯片构成64K×32位存储器
存储器与CPU的连接
- 合理选择存储芯片：通常选用ROM存放系统程序、标准子程序和各类常数，RAM则是为用户编程而设置的。
- 地址线的连接：CPU的地址线数往往比存储芯片的地址线数要多。通常将CPU地址线的低位与存储芯片的地址线相连，以选择芯片中某一单元(字选)，这部分的译码是由芯片内逻辑完成的。CPU地址线的高位则在扩充存储芯片时用，以用来选择存储芯片(片选),这部分由外接译码器逻辑完成。
- 数据线的连接：CPU的数据线与存储芯片的数据线数不一定相等，在相等时可直接相连；在不相等时必须对存储芯片扩位，使其数据位数与CPU的数据线数相等。
- 读/写命令线的连接：CPU读/写命令线一般可直接与存储芯片的读/写控制端相连，通常高电平为读，低电平为写。有些CPU的读/写命令是分开的，此时CPU的读./写命令线与其相对应连接。
- 片选线的连接：片选线的连接时CPU与存储芯片连接的关键。