硬件面试经典 100 题（51~70 题）

51、请列举您知道的覆铜板厂家。

生益、建滔。

52、示波器铭牌一般都会标识两个参数，比如泰克 TDS1002B 示波器标识的 60MHz 和 1GS/s，请解释这两个参数的含义。

60MHz 是指示波器的带宽，即正常可以测量 60MHz 频率以下的信号。

1GS/s 是指示波器的采样速率，每秒最多采样 1G 个点。

53、当采样信号（动词）的频率低于被采样信号（名词）的最高频率时，采样所得的信号中混入了虚假的低频分量，这种现象叫做什么？

这种现象叫做频率混叠。

陈氏解释

• 混叠（Aliasing） 是一种信号失真现象，发生在对高频信号进行采样时，如果采样率不足（即采样率低于奈奎斯特频率，即信号最高频率的两倍），那么采样后的信号无法正确地反映原始信号的高频成分。结果，较高频率的信号成分被“折叠”到较低的频率范围内，产生虚假的低频信号，这就是混叠现象。
• 例子：假设你有一个20kHz 的信号，如果你使用 15kHz 的采样频率来采样它，那么采样后，信号会被错误地“映射”到 5kHz 以下的频率范围内，从而在采样结果中看到一个虚假的 5kHz 的信号。
• 预防措施：为了避免混叠，在采样前通常使用抗混叠滤波器（Anti-aliasing filter），这是一种低通滤波器，用于滤除信号中高于奈奎斯特频率的频率成分，以确保采样率足够捕捉信号的所有必要信息。
• 逃离误区：我开始的理解是这样的，电路板上有一个波形，频率高于我采用工具的采样频率，我应该提高自己的采样频率，怎么能够是用什么抗混叠滤波器把高频的部分滤掉呢，那这样就不是我要采集的真实的波形了，怎么能够让波形的频率来符合我采样的频率呢。
  后来我了解到：不是我用工具采样，是单片机采样,采样的对象是如 IC 的频率。
  比起高频段的信号会错误的映射到低频段误导单片机还是抛弃这些高频段的信号吧，并且在很多实际应用中，提高 MCU 采样频率是既复杂又增加成本。

54、什么是基频晶体？什么是泛音晶体？为何基频晶体最大频率只可以做到 45MHz 左右？如何辨别基频晶体和泛音晶体？

振动在最低阶次（即基频）的晶体是基频晶体，振动在非最低阶次（即三次、五次、七次等）的晶体是泛音晶体。振动频率越高，晶体薄片的厚度就越小，机械强度就越小。当前业界切割厚度的极限约为 37um，此厚度的基频晶体的振动频率只可以达到 45MHz 左右。以现在业界的工艺能力，大于 45MHz 的基本上都是泛音晶体，但也有价格比较高的特制基频晶体。基频晶体和泛音晶体可以通过频谱分析仪或带 FFT 快速傅里叶变换功能的示波器测量。根据测量到的频谱图，如果最低频谱分量就是标称频率，这个晶体就是基频晶体。如果频谱图中含有比标称频率低的频率分量（比如 3 分频、5 分频），那这个晶体就是泛音晶体。

55、如果一个门电路，输入高电平阈值是 2.0V，输入低电平阈值是 0.8V。那么如果输入一个 1.2V 的电平，请问门电路工作在什么状态？

状态不确定。

56、请问为何手持便携电子产品，需要在众多输入输出接口加 ESD 器件？您认为选择 ESD 元件的时候需要注意哪些参数？如果一个时钟线加了 ESD 器件之后接口工作不正常，把 ESD 器件去掉之后却能正常工作，您认为是什么原因，应该如何重新选择 ESD 器件？

手持设备，众多输入输出接口均可能受到静电放电的损害，所以要加 ESD 保护器件。

ESD 元件的选择需要注意三个参数： 正常工作电压、动作嵌位电压和等效电容。如果等效电容过大，会影响信号的工作频率，所以需要根据信号最大工作频率来选择 ESD 器件的等效电容。

陈氏解释

一、为什么手持便携电子产品需要在众多输入输出接口加 ESD 器件？

手持便携电子产品在使用过程中，可能会暴露在各种电磁环境下，或者与其他电子设备和人接触，这样就有可能受到静电放电（ESD，Electrostatic Discharge）的影响。ESD 是一种非常快速且高电压的瞬态现象，可以对电子电路造成损害甚至破坏。为了保护设备的内部电路，通常在输入输出接口加上 ESD 保护器件，以吸收和分散这些静电放电能量，从而避免电路受到损坏。

二、选择ESD元件时需要注意的参数

在选择 ESD 保护器件时，有以下几个关键参数需要注意：

（1）箝位电压（Clamping Voltage）：

ESD 器件在受静电冲击时会限制电压上升，其箝位电压应低于被保护器件的最大耐受电压。箝位电压越低，保护效果越好。

（2）响应时间（Response Time）：

ESD 事件发生的时间非常短，通常在纳秒级，因此 ESD 器件必须具有非常快的响应时间，才能在静电到达前有效保护电路。

（3）电容值（Capacitance）：

ESD 器件通常会带来一定的寄生电容，对于高速信号线，较高的电容值可能会影响信号完整性。因此，在高速应用中应选择电容值较低的 ESD 器件。

（4）峰值脉冲电流（Peak Pulse Current）：

这个参数表示 ESD 器件能够承受的最大瞬态电流能力。选择时应确保该参数能覆盖应用中的 ESD要求。

（5）封装类型和尺寸：

根据实际电路板布局，选择合适封装和尺寸的 ESD 保护器件，以便于安装和布线。

三、时钟线加了 ESD 器件之后接口工作不正常的原因

时钟线是高频信号线，对信号完整性要求较高。如果加了 ESD 器件后接口工作不正常，通常可能是以下原因之一：

（1）ESD 器件的电容过大：

高频时钟信号对寄生电容非常敏感，ESD 器件的寄生电容过大可能会导致信号衰减或失真，影响时钟信号的完整性。

（2）ESD器件响应速度不足：

如果 ESD 器件的响应速度不够快，可能无法在静电到达前有效保护时钟线，反而影响了信号传输。

四、解决方案

（1）选择低电容 ESD 器件：

在高速信号线路上（如时钟线），优先选择寄生电容较低的 ESD 器件，以减少对信号的影响。

（2）测试不同 ESD 器件：

尝试使用具有更低箝位电压、更快响应时间和更低电容的 ESD 器件，以找到一个在保护和信号完整性之间取得良好平衡的方案。

（3）优化PCB设计：

在布线时，尽量减少 ESD 器件与时钟线之间的寄生电感和寄生电容，可以通过优化走线方式来降低对信号的干扰。

57、如果以电路中的功放管的工作状态来划分，音频功放可以分为哪几类？那种功放的效率最高，哪种功放的效率最低？哪种功放存在交越失真？哪种功放的功放管导通时间大于半个周期且小于一个周期，哪种功放的功放管导通时间等于半个周期？功放管一直处于放大状态的是哪种功放？

可分为四类：A 类、B 类、AB 类、D 类。

D 类功放效率最高，A 类功放效率最低。

B 类功放存在交越失真。

AB 类功放的功放管导通时间大于半个周期小于一个周期，B 类功放的功放管导通时间是半个周期。

功放管一直处于放大状态的是 A 类功放。

陈氏解释

一、甲类功放（ A 类）

哈哈

哈哈

二、乙类功放（ B 类）

哈哈

哈哈

三、甲乙类功放（ AB 类）

哈哈

哈哈

四、丙类功放（ D 类）

哈哈

哈哈

58、将一个包含有 32768 个基本存储单元的存储电路设计成 8 位为一个字节的 ROM，请问该 ROM 有多少个地址，有多少根数据读出线？

有 4096 个地址，数据线是 8 根。

陈氏解释

59、在函数 L（A，B，C，D）= AB + CD 的真值表中，L=1 的状态有多少个？

7 个。

陈氏解释

60、如果[X]补=11110011，请问[X]=？[-X]=？[-X]补=？

[X]补最高位是 1，则[X]是负数，[-X]是正数。

[X]=10001101，[-X]=00001101，[-X]补=00001101。

61、电容的高频等效模型为等效电阻 R，等效电感 L 和等效电容 C 的串联。请写出该电容在高频状态下的阻抗表达式。请问该 电容的谐振频率 fT 是多少？在什么频率下该电容呈容性？在什么频率下该电容呈感性？在滤波电路中应如何选择电容的 谐振频率？ 阻抗表达式为 Z=R+j L+1/(j C)=R+j[ L-1/( C)] 当 L-1/( C)=0，即 L=1/( C)， = 时电容处于谐振状态。此时 =2πfT，所以 fT= 。 工作频率小于 fT 时，电容呈容性。工作频率大于 fT 时，电容呈感性。 在滤波电路中应使被滤除的杂波频率小于 fT。

62、数字电路中常采用 0.1uF 贴片电容作为滤波电容，该电容的等效串联电感典型值是 5nH。请问该电容用于什么频率以下的 杂讯的滤波？ fT= =7.1MHz，实际电路中常采用 0.1uF 电容作为 10MHz 以下杂讯的滤波电容。

63、为何电源的滤波电路常常是大电容配合小电容滤波（比如 220uF 电解电容配合 0.1uF 贴片电容）？ 由于制作材料的不同，各种电容的等效参数也不同。一般来说，电解电容和钽电容的谐振频率比较低，对低频噪声的滤波 效果比较好；贴片电容谐振频率比较高，对高频噪声的滤波效果比较好。对于电源电路，由于整个 PCB 板上的噪声都加到了它 的上面，包括了低频噪声和高频噪声。要对电源噪声实现比较好的滤波效果，滤波电路必须在较宽的频率范围内对噪声呈现低 阻抗，单独用一种电容是达不到这种效果的，必须采取大的电解电容（或钽电容）并联贴片小电容的方式。

64、某滤波器的传递函数为 2 1 3 1 s s A s u + + （ ）= （其中 s= j ），请问该滤波器是什么性质的滤波器（一阶、二阶、高通、 低通、带通、带阻）？ 这是一个二阶低通滤波器。

65、请画出二极管和电阻组成的二输入与门、二输入或门。 66、下图是 SN7407 逻辑芯片其中一个门的电路图，请写出 A 和 Y 的逻辑关系式。请问这种逻辑门有什么用途？ Y=A，这是 OC 输出的 Buffer，用于实现 TTL 电平到 MOS 电平的转换，可增大输出电压和电流。输入为 TTL 电平（如 3.3V TTL），输出可上拉至 15V 或 30V，用于驱动指示灯或继电器等。

67、请写出下图中 A 和 Y 的逻辑关系。 Y=/A，这是 CMOS 结构的非门。 68、请问以下晶体振荡器电路中电阻 R1 有什么作用？请问 C1、C2 和晶体 Y1 是串联还是并联的？如果 C1=C2=30pF，晶体振 荡回路上的其他杂散电容之和为 Cs=5pF，请问这个晶体的负载电容 CL 是多少？C1、C2 应该比 CL 大还是小？又或者 C1=C2=CL？ R1 配合 IC 内部电路组成负反馈、移相，并使反相器输入端直流工作点为 1/2 电源电压，使放大器工作在线性区。C1、 C2 和晶体 Y1 是串联关系。CL=C1*C2/（C1+C2）+Cs=30*30/（30+30）+5=15+5=20pF，所以 C1 和 C2 要比负载电容 CL 大。 69、请写出下图中 x1、x2、f 的真值表和逻辑关系式（三个场效应管均为 NMOS 管）。 X1 X2 f 0 0 0 0 1 0 1 0 0 1 1 1 f=X1·X2，这是一个与门。 70、下图所示电路，已知 Vcc=15V，β=100，UBE=0.7V。请问：（1）Rb=50KΩ 时，uo= ？（2）若 T 临界饱和，则 Rb=? （1）Ib=1.3V/50K=0.026mA，Ic=βIb=2.6mA，Uo=UCE=Vcc-Ic*Rc=15-13=2V （2）临界饱和时 Uce=Ube=0.7V，Ic=14.3V/5K=2.86mA，Ib=0.0286mA，Rb=1.3V/0.0286mA=45.45KΩ

第 57 题参考：功放基础原理第二讲：乙类功放、甲乙类功放的工作原理_哔哩哔哩_bilibili